台积电介绍 3 纳米和 2 纳米工艺进展，后者将于 2025 年投产

CTOnews.com 7 月 3 日消息，台积电在日本举行了一场会议，介绍了 N3E 工艺节点的进展及其带来的性能提升。除此之外，该公司还提供了下一代 N2 工艺的路线图。

台积电高级副总裁 Kevin Zhang 表示，公司的发展速度加快，2022 年的投资额达到了 54 亿美元（CTOnews.com备注：当前约 392.04 亿元人民币）。此外，公司的在职人员也达到了 8558 人，显示出公司正在快速扩大其设施并投入时间和金钱开发下一代工艺。

台积电回顾了之前工艺节点的演变，同时展示了 5 纳米工艺的每个衍生产品的性能提升。除了 N5P、N4 和 N4P 工艺外，该公司还公布了新的 N4X 节点的数据，称其比三年前发布的 N5 工艺性能提高了 17%，芯片密度提高了 6%。

台积电重申，3 纳米工艺已经从 2022 年初开始量产。然而，更新的 N3E 工艺已经通过技术认证，并将于 2023 年下半年商业化。此外，3 纳米家族中的高级版本之一 N3P 工艺将于 2024 年投产，比 N3E 工艺性能提高 5%，功耗降低 5-10%，芯片密度提高 1.04 倍。由于汽车行业的快速需求，台积电还计划推出基于 N3 工艺但针对自动驾驶等应用的 N3AE 节点，最初将以 PDK 套件的形式提供给公司进行测试和支持新工艺。

最后，该公司提到了其备受期待的 2 纳米工艺，该工艺正在开发中，并计划于 2025 年投产。台积电将采用纳米片技术，放弃 FinFET 晶体管，主要是由于性能效率方面的差异。此前有报道称，2 纳米技术将以优惠价格提供给苹果，这表明苹果对该工艺仍然有兴趣。

最后台积电日本总裁 Makoto Onodera 上台发言，强调了公司为促进当地半导体产业而做出的努力。他表示，最先进的熊本厂计划并按计划于 2024 年底投产，这次活动的目的是激发日本商界对台积电现有和下一代工艺的兴趣。