削减成本，消息称苹果明年 A17 Bionic 芯片采用台积电 N3E 工艺

CTOnews.com 6 月 24 日消息，根据国外科技媒体 MacRumors 报道，苹果今年推出的 iPhone 15 Pro 和 iPhone 15 Pro Max 均搭载 A17 Bionic 处理器和明年推出的 A17 版本存在差异：前者采用台积电 N3B 工艺，而后者采用增强版 N3E 工艺。

相比较基于 5nm 工艺的 A14、A15 和 A16 芯片，苹果本次推出的 A17 Bionic 首次采用 3nm 制造工艺。

报道称 iPhone 15 Pro 系列所用 A17 Bionic 采用 N3B 工艺，而明年推出的机型将全面切换到 N3E 工艺。

CTOnews.com此前报道，台积电谈到了 3nm 基础版 (N3B) 节点以及 3nm 增强型 (N3E) 的部分数据。简单来说，N3E 是 N3B 稍微"廉价"一些的版本，放在最终芯片上可以说相比性能更注重的是功耗控制方面。对于新的 N3E 节点，高密度 SRAM 位单元尺寸并没有缩小，依然是 0.021 µm²，这与 N5 节点的位单元大小完全相同。

在 IEDM 期间，台积电透露 N3B 的 CGP 为 45nm，是迄今为止透露的最密集的。这领先于 Intel 4 的 50nm CGP、三星 4LPP 的 54nm CGP 和台积电 N5 的 51nm CGP。

由于 N3B 未能达到台积电的性能、功率和产量目标，因此开发了 N3E。其目的是修复 N3B 的缺点。

第一个重大变化是金属间距略有放松。台积电没有在 M0、M1 和 M2 金属层上使用多重图案化 EUV，而是退缩并切换到单一图案化。

在 IEDM 期间，台积电透露 N3E 的位单元尺寸为 0.021 μm2，与 N5 完全相同。这对 SRAM 来说是毁灭性的打击。由于良率，台积电放弃了 SRAM 单元尺寸而不是 N3B。

N3B 实装了 SRAM 缩放，其单元大小仅有 0.0199µm²，相比上一个版本缩小了 5%。N3E 的内存密度（ISO-assist circuit overhead）大约为 31.8 Mib / mm²。

相关阅读：

《消息称苹果已预订台积电今年近 90% 的 3nm 产能，用于 iPhone 15 Pro 系列 A17 处理器》

《消息称台积电多家客户修正制程计划，已采用 4/3nm 的客户几乎都有 2nm 投片规划》