导航：首页 > 开发技术 >

FreeRTOS实时操作系统Cortex-M内核使用注意事项是什么

发表于：2026-11-01 作者：千家信息网编辑

千家信息网最后更新 2026年11月01日，这篇文章主要介绍了FreeRTOS实时操作系统Cortex-M内核使用注意事项是什么的相关知识，内容详细易懂，操作简单快捷，具有一定借鉴价值，相信大家阅读完这篇FreeRTOS实时操作系统Cortex

千家信息网最后更新 2026年11月01日FreeRTOS实时操作系统Cortex-M内核使用注意事项是什么

这篇文章主要介绍了FreeRTOS实时操作系统Cortex-M内核使用注意事项是什么的相关知识，内容详细易懂，操作简单快捷，具有一定借鉴价值，相信大家阅读完这篇FreeRTOS实时操作系统Cortex-M内核使用注意事项是什么文章都会有所收获，下面我们一起来看看吧。

1.有效优先级

1.1Cortex-M 硬件详述

首先需要清楚有效优先级的总数，这取决于微控制器制造商怎么使用Cortex内核。所以，并不是所有的Cortex-M内核微处理器都具有相同的中断优先级级别。

Cortex-M构架自身最多允许256级可编程优先级（优先级配置寄存器最多8位，所以优先级范围从0x00~0xFF），但是绝大多数微控制器制造商只是使用其中的一部分优先级。比如，TI Stellaris Cortex-M3和Cortex-M4微控制器使用优先级配置寄存器的3个位，能提供8级优先级。再比如，NXP LPC17xx Cortex-M3微控制器使用优先级配置寄存器的5个位，能提供32级优先级。

1.2应用到RTOS

RTOS中断嵌套方案将有效的中断优先级分成两组：一组可以通过RTOS临界区屏蔽，另一组不受RTOS影响，永远都是使能的。宏configMAX_SYSCALL_INTERRUPT_PRIORITY在FreeRTOSConfig.h中配置，定义两组中断优先级的边界。逻辑优先级高于此值的中断不受RTOS影响。最优值取决于微控制器使用的优先级配置寄存器的位数。

2.与数值相反的优先级值和逻辑优先级设置

2.1Cortex-M 硬件详述

有必要先解释一下优先级值和逻辑优先级：在Cortex-M内核中，假如有8级优先级，我们说优先级值是0~7，但数值最大的优先级7却代表着最低的逻辑优先级。很多使用传统传统中断优先级架构的工程师会觉得这样比较绕，违反直觉。以下内容提到的优先级要仔细区分是优先级数值还是逻辑优先级。

接下来需要清楚的是，在Cortex-M内核中，一个中断的优先级数值越低，逻辑优先级却越高。比如，中断优先级为2的中断可以抢占中断优先级为5的中断，但反过来就不行。换句话说，中断优先级2比中断优先级5的优先级更高。

这是Cortex-M内核最容易让人犯错之处，因为大多数的非Cortex-M内核微控制器的中断优先级表述是与之相反的。

2.2应用到 RTOS

以"FromISR"结尾的FreeRTOS函数是具有中断调用保护的（执行这些函数会进入临界区），但是就算是这些函数，也不可以被逻辑优先级高于configMAX_SYSCALL_INTERRUPT_PRIORITY的中断服务函数调用。（宏configMAX_SYSCALL_INTERRUPT_PRIORITY定义在头文件FreeRTOSConfig.h中）。因此，任何使用RTOSAPI函数的中断服务例程的中断优先级数值大于等于configMAX_SYSCALL_INTERRUPT_PRIORITY宏的值。这样就能保证中断的逻辑优先级等于或低于configMAX_SYSCALL_INTERRUPT_PRIORITY。

Cortex中断默认情况下有一个数值为0的优先级。大多数情况下0代表最高级优先级。因此，绝对不可以在优先级为0的中断服务例程中调用RTOSAPI函数。

3.Cortex-M 内部优先级概述

3.1Cortex-M 硬件详述

Cortex-M内核的中断优先级寄存器是以最高位（MSB）对齐的。比如，如果使用了3位来表达优先级，则这3个位位于中断优先级寄存器的bit5、bit6、bit7位。剩余的bit0~bit4可以设置成任何值，但为了兼容，最好将他们设置成1.

Cortex-M优先级寄存器最多有8位，如果一个微控制器只使用了其中的3位，那么这3位是以最高位对齐的，见下图：

某微控制器只使用了优先级寄存器中的3位，下图展示了优先级数值5（二进制101B）是怎样在优先级寄存器中存储的。如果优先级寄存器中未使用的位置1，下图也展示了为什么数值5（二进制0000 0101B）可以看成数值191（二进制1011 1111）的。

某微控制器只使用了优先级寄存器中的4位，下图展示了优先级数值5（二进制101B）是怎样在优先级寄存器中存储的。如果优先级寄存器中未使用的位置1，下图也展示了为什么数值5（二进制0000 0101B）可以看成数值95（二进制0101 1111）的。

3.2应用到 RTOS

上文中已经描述，那些在中断服务例程中调用RTOS API函数的中断逻辑优先级必须低于或等于configMAX_SYSCALL_INTERRUPT_PRIORITY（低逻辑优先级意味着高优先级数值）。

CMSIS以及不同的微控制器供应商提供了可以设置某个中断优先级的库函数。一些库函数的参数使用最低位对齐，另一些库函数的参数可能使用最高位对齐，所以，使用时应该查阅库函数的应用手册进行正确设置。

可以在FreeRTOSConfig.h中设置宏configMAX_SYSCALL_INTERRUPT_PRIORITY和configKERNEL_INTERRUPT_PRIORITY的值。这两个宏需要根据Cortex-M内核自身的情况进行设置，要以最高有效位对齐。比如某微控制器使用中断优先级寄存器中的3位，设置configKERNEL_INTERRUPT_PRIORITY的值为5，则代码为：

#define configKERNEL_INTERRUPT_PRIORITY （5<<(8-3)）

宏configKERNEL_INTERRUPT_PRIORITY指定RTOS内核使用的中断优先级，因为RTOS内核不可以抢占用户任务，因此这个宏一般设置为硬件支持的最小优先级。对于Cortex-M硬件，RTOS使用到硬件的PendSV和SysTick硬件中断，在函数xPortStartScheduler()中（该函数在port.c中，由启动调度器函数vTaskStartScheduler()调用），将PendSV和SysTick硬件中断优先级寄存器设置为宏configKERNEL_INTERRUPT_PRIORITY指定的值。

有关代码如下（位于port.c）：

/*PendSV优先级设置寄存器地址为0xe000ed22 SysTick优先级设置寄存器地址为0xe000ed23*/#define portNVIC_SYSPRI2_REG     ( * ( ( volatile uint32_t * ) 0xe000ed20 ))#define portNVIC_PENDSV_PRI ( ( (uint32_t)configKERNEL_INTERRUPT_PRIORITY ) << 16UL )#define portNVIC_SYSTICK_PRI ( ( (uint32_t)configKERNEL_INTERRUPT_PRIORITY ) << 24UL )/* …. *//*确保PendSV 和SysTick为最低优先级中断 */portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;portNVIC_SYSPRI2_REG |=portNVIC_SYSTICK_PRI;

4.临界区

4.1Cortex-M 硬件详述

RTOS内核使用Cortex-M内核的BASEPRI寄存器来实现临界区（注：BASEPRI为优先级屏蔽寄存器，优先级数值大于或等于该寄存器的中断都会被屏蔽，优先级数值越大，逻辑优先级越低，但是为零时不屏蔽任何中断）。这允许RTOS内核可以只屏蔽一部分中断，因此可以提供一个灵活的中断嵌套模式。

那些需要在中断调用时保护的API函数，FreeRTOS使用寄存器BASEPRI实现中断保护临界区。当进入临界区时，将寄存器BASEPRI的值设置成configMAX_SYSCALL_INTERRUPT_PRIORITY，当退出临界区时，将寄存器BASEPRI的值设置成0。很多Bug反馈都提到，当退出临界区时不应该将寄存器设置成0，应该恢复它之前的状态（之前的状态不一定是0）。但是Cortex-M NVIC决不会允许一个低优先级中断抢占当前正在执行的高优先级中断，不管BASEPRI寄存器中是什么值。与进入临界区前先保存BASEPRI的值，退出临界区再恢复的方法相比，退出临界区时将BASEPRI寄存器设置成0的方法可以获得更快的执行速度。